在日前举办的2025中国互联网发展创新与投资大赛（深圳）中，首次设立的RISC-V赛道成为本届赛事的一大看点。来自中兴通讯（000063）、中兴微电子、山东大学、中山大学、大连理工大学等企业和高校的多个项目同台亮相，覆盖芯片设计、基础软件、性能模拟、安全检测、应用迁移等环节，较为全面地呈现了当前国内RISC-V生态建设的多个侧面。
作为基于精简指令集原则的开源指令集架构，RISC-V近年来受到全球芯片设计领域关注。其开放、灵活、模块化的特性，为芯片设计提供了区别于x86和ARM架构的另一种技术路径。本届大赛首次设立该赛道，旨在关注这一技术方向的演进动态。
芯片与基础软件：从数据中心到AI算力的布局
在芯片层面，深圳市中兴微电子技术有限公司的“定海DPU芯片”项目，采用自研四核RISC-V处理器作为控制面处理单元，面向数据中心、边缘计算等场景，支持计算、网络、存储和安全功能的加速。该项目反映了RISC-V架构向数据中心基础设施领域拓展的尝试。
采用自研四核RISC-V处理器作为控制面处理单元。跟原稿相比，改了两处，一个是增加了核数，因为多核是个亮点。另外把控制平面改成控制面。控制面这个说法更专业
中兴通讯股份有限公司的“RISC-V全栈AI基础软件栈研发与产业化”项目，则聚焦RISC-V架构在人工智能场景下的软件适配问题，为AI应用提供从芯片到上层框架的软件支撑。
工具链与迁移：为芯片设计提供验证手段
芯片设计工具链是RISC-V生态的重要支撑。山东大学的“泺源RISC-V硬件性能模拟器”项目，提出面向领域特定架构的电子系统级验证与设计框架，可在芯片设计早期进行性能仿真，为软硬件协同开发提供参考。
中山大学的“面向x86至RISC-V的高可信全链路迁移与优化工具”，关注存量应用向RISC-V架构迁移的技术路径，在指令转换基础上兼顾性能优化与安全性验证。
安全检测：面向芯片全生命周期的风险防控
随着RISC-V在嵌入式系统、物联网、车规芯片等领域的应用拓展，芯片安全问题逐渐进入行业视野。大连理工大学的“RISC-Guard：面向RISC-V架构的智能芯片安全检测与攻防评估平台”项目，面向RISC-V处理器及SoC系统，构建包含静态检测、动态攻击注入、漏洞评估等模块的安全验证平台，可用于芯片设计、测试及产品准入阶段的安全评估。
开源贡献：代码回馈与生态共建
中兴通讯的“X264 RISC-V架构开源生态建设”项目，针对广泛使用的x264视频编解码软件进行RISC-V架构的算法重构与性能调优，并将超过1万行汇编优化代码回馈至开源社区。这一做法为RISC-V在多媒体处理领域的应用提供了基础代码积累。
赛道观察：产学研协同推进生态建设
从本届大赛RISC-V赛道的申报项目来看，参与主体涵盖企业研发团队与高校科研机构，项目方向覆盖从底层芯片到上层应用、从硬件设计到安全验证的多个环节。部分项目已进入产业化阶段，部分仍处于前沿探索期。
有评委表示，RISC-V生态建设涉及指令集、处理器核、软件栈、工具链、安全机制等多个层面，需要产业界与学术界的长期协同。本届大赛该赛道的项目，在一定程度上反映了当前国内RISC-V领域的研究热点和产业化尝试。
据悉，RISC-V赛道的优秀项目将纳入大赛后续的投融资对接与产业资源引入服务。随着RISC-V生态的持续演进，这一开源指令集架构有望在更多细分领域找到应用场景。
（中国互联网发展基金会车联网专项基金支持项目）
鼎丰配资提示：文章来自网络，不代表本站观点。
